【 星光速科技（北京）有限公司北京印刷集團有限責任公司綠拍成(chéng)立以來始終秉承技術是第一生司又産力的宗旨，全部産品和主要核心技厭匠術均爲自主研發(fā)。公司主要研發(fā)的産品有：遠程智能(néng)雙備份電源、分時(shí)電源控制器、網絡電源公電控制器、智能(néng)PDU、遠程動力監空開測、能(néng)源控制系統等。截止2019年底已獲得六項專利懂要登記（其中發(fā)明專利兩(liǎng)項）、軟件著作權登記幾村市十項（其中十八項爲國(guó)家級登記）等知識産權成(ché區校ng)果。 】

近日，多款采用4nm制程芯片的手機，被(bèi)用戶吐槽存我相在發(fā)熱量高和功耗高等方面(miàn)的問題。據了媽刀解，此次涉嫌功耗過(guò)熱的3款頂級手機芯片，分别是高通骁龍8Gen1、三遠關星Exynos2200、聯發(fā)科天玑9000，均爲目廠聽前各廠商高端芯片的代表。同時(shí)，天玑器們9000的生産商是台積電，Exynos2200和骁龍8Gen1的生産商是三星鐘空，爲排名前兩(liǎng)位的芯片代工南熱制造商。

去年年初，5nm芯片就(jiù)因發(fā)熱問題被自你(bèi)頻頻吐槽，如今4nm芯間鐘片再度陷入同樣(yàng)的困境：先進(jìn)工藝制程芯片存在漏電謝放流問題，導緻發(fā)熱量過(guò)高，似乎已經(jīng)成(ch影風éng)爲一種(zhǒng)“魔咒”，是芯片制程工藝最大農大的障礙之一。芯片的制程工藝仍在不斷延伸，未現低來如何有效破解漏電“魔咒”已經(jīng)成(chéng)爲整個芯片制造領行短域的努力方向(xiàng)。

短溝道(dào)效應帶來挑戰

一般情況下，根據登納徳縮放比例定律，随著(zhe)芯片尺寸的縮小，所需媽花的電壓和電流也會(huì)下降，由于功筆數耗會(huì)受電壓和電流的影文化響，當制程工藝提升、電壓和電流随之下降時(shí)，其芯片産生的功耗也會(哥公huì)降低。台積電表示，與7nm工藝章能相比，同樣(yàng)性能(néng)下車他5nm工藝的功耗降低30%，同樣(yàng)的功耗下則性能購議(néng)提升了15%。

然而，芯片制程進(jìn)入5nm時(shí)，卻頻頻從空出現功耗過(guò)高的問題。北京超弦存儲器研究院執行很山副院長(cháng)、北京航空航天大學(xu樂我é)兼職博導趙超認爲，短溝道(dào)效應是造成(chéng)4nm、5nm器就等先進(jìn)工藝出現功耗問題的主要原因之一，也成(chén慢廠g)爲了先進(jìn)制程發(fā)展過(guò)程中最大的阻礙。

半導體制造領域，集成(chéng)電路的尺寸随著(zhe)摩爾定律的發懂風(fā)展而持續縮小，溝道(dào)長(cháng)度也相如村應地縮短，這(zhè)就(jiù)導緻了溝道(dào)管中的S和D議玩（源和漏）的距離越來越短。因此栅極對(d好近uì)溝道(dào)的控制能(néng)力變差，這(zhè)就(jiù)意味店問著(zhe)栅極電壓夾斷溝道(dào)的難文近度變大，即産生短溝道(dào)高冷效應，從而出現嚴重的電流洩露（漏電）現象，最終令芯片來開的發(fā)熱和耗電失控。

“5nm、4nm芯片所采用的都(dō舊東u)是FinFET（鳍式場效應晶體管）結構。F輛去inFET結構在芯片制程進(jìn)入28nm後(hòu)，相較于平面(mi土雨àn)MOSFET器件結構，具有更強的栅極控制能(né很兵ng)力，FinFET結構可通過(guò)增加栅極與溝道光老(dào)的接觸面(miàn)積，來增呢習強對(duì)導電溝道(dào)的控制。溝道(dào)近姐接觸面(miàn)積的增加，可以從一定程度上緩解短溝道(dà少技o)效應，從而將(jiāng)芯片制程什坐繼續延伸。然而，随著(zhe)芯片制程逐漸發(fā)展煙為到5nm及5nm以下，采用FinFET結構先進文新(jìn)制程的芯片，也出現了短溝道(dào)效益造成(ch聽通éng)的漏電現象，這(zhè)也與FinFET本身的結構有關。FinF歌化ET所采用的是三面(miàn)栅的結構，并非四面(miàn)環繞式的結飛生構，其中一個方向(xiàng)沒(méi)有栅極的包裹。随著(zhe)芯師妹片制程的不斷減小，FinFET三面(miàn黃地)栅的結構對(duì)于漏電的控制能(néng)力藍又也在逐漸減弱，造成(chéng)芯片再次出又報現功耗問題。”趙超表示。

如何破解漏電“魔咒”？

未來芯片制程仍將(jiāng)繼續向(xi信行àng)3nm甚至2nm延伸，人們也在熱請積極考慮如何解決漏電流所導緻的功耗短訊與發(fā)熱問題，包括更換新材料、采用新架構——G歌唱AA（環繞式栅極）等，以期打破長(cháng)久以來存算樹在的漏電“魔咒”。

在材料方面(miàn)，趙超介紹，采用具有高介電常數的機多栅介質材料替代原本的二氧化矽材料，可有效解決工自短溝道(dào)效應造成(chéng低家)栅極漏電的問題。而二氧化铪屬于高介在亮電常數的材料，以二氧化铪替代二氧化矽月厭作爲栅介質材料，可有效提高介電常數，減少她服漏電情況，并有效增加電容荷電的計可能(néng)力。

同時(shí)，随著(zhe)芯片制程的延伸，采上問用四面(miàn)環栅結構的G鄉知AA技術逐漸受到更多關注。複旦大學(xué)微電子學(還如xué)院副院長(cháng)周鵬為人表示，相較于三面(miàn)圍栅的FinFET結構，GAA技術的四熱也面(miàn)環栅結構可以更好話我(hǎo)地抑制漏電流的形成(體木chéng)以及增大驅動電流，進(jìn)而視輛更有利于實現性能(néng)和功耗之間的有效平衡。因此，GAA技站說術在5nm之後(hòu)更小的制程中，更受到業界的普遍認可靜技和青睐。

然而，無論是新材料，還(hái)是GAA技術，都(dōu)難以在北在短時(shí)間内解決問題。有研究人員發(朋鐘fā)現，若想在碳納米管晶體管中使用二氧化铪來替代二氧化矽成(ché分有ng)爲栅極電介質材料也存在困難，二氧化铪同樣(從湖yàng)難以在所需的薄層中形成(chéng)高介電常數的電介質。

GAA結構實現量産同樣(yàng)困難重重。喝書據了解，近期三星采用GAA結構打造的3nm芯片，良率僅在10%~2這土0%之間。而台積電在其第一代3nm工件制程中仍將(jiāng)采用FinFET工藝鐘友。

“在半導體領域當中，任何一種(zhǒng)技術的轉換或更叠，往往樹醫都(dōu)需要經(jīng)曆多年的試錯和改進(jìn)。GAA從用結構雖然在5nm以下的制程中具有較爲明顯的優勢，但其最終能(nén多可g)否實現預期的高性能(néng)和低功耗，還關音(hái)取決于其制程中所面(miàn)臨的技術難題能(néng做車)否被(bèi)一一攻克。”周鵬說(shuō)。

4nm并非噱頭

對(duì)于此次4nm芯片出現功耗問題，也有消費者質疑，4nm是否隻是一個冷裡商業噱頭？4nm與5nm技術實則并無太大差異，否文吃則爲何高功耗、高發(fā)熱的問題依然如故？

一般而言，對(duì)于芯片工藝的名稱數字，是以0.7倍的美師節奏演進(jìn)的，例如，14nm工藝之後(hòu)，完明吧整的工藝叠代應當是10nm（14nm×0.7≈10nm），10nm之車新後(hòu)是7nm，7nm之後(hòu)是5nm數請。若按此規則演進(jìn)，5nm後(hòu)究竟應該是4nm什朋還(hái)是3nm，在四舍五入規則下似乎并不明确。但在代工廠的約定俗愛音成(chéng)下，5nm的完整工藝叠代應爲3nm。因此，4nm人裡應當屬于5nm和3nm的過(guò)渡工藝，其角色定位與此前事土推出的8nm（10nm和7nm的過(是喝guò)渡工藝）、6nm（7nm和5nm的過(g拍慢uò)渡工藝）類似。在各代工廠3nm工藝紛紛延後(hòu)的情頻如況下，4nm出現的價值似乎在于填補這(zhè)一時要商(shí)間内的市場空白。

然而，這(zhè)并不意味著(zhe睡開)4nm工藝等同于5nm。4nm工藝雖然不屬于5nm工藝的房唱“完整叠代”，但也是“同代演進(jìn)”。見們台積電曾承諾，其最新4nm工藝，比5nm的性能(néng)提升11%媽腦，能(néng)效提高22%。

對(duì)此有專家解釋，造成(chéng)4nm工藝芯片玩理出現功耗問題的因素有很多，難以一概而論。架構、器件等都(煙兵dōu)是影響芯片最終性能(néng)遠頻的因素。同樣(yàng)被(bèi)稱舞什爲4nm工藝芯片，台積電和三星的芯片工藝細節也大爲不同近國。随著(zhe)摩爾定律的不斷演進(jìn)，芯片尺寸的縮小幅度已經(jī子外ng)非常有限，不能(néng)成(ch這長éng)爲衡量芯片工藝制程演進(jìn)的唯一标準。（記者 沈叢）

文章來源：中國(guó)電子報